FPGA/回路/基板設計間での各種管理・連携

PCB-FPGA協調設計支援ツール
Menu

CR-8000 GPM

近年、FPGA は単にロジックの試作のために使用されるのではなく、さまざまな他のプロセッサとの組合せや、内部に IP を組み込むなどにより高機能化したシステムとして、その用途が拡大していることから、FPGA を搭載する基板が増えてきています。

一方で、FPGA が多ピンかつプログラマブルなデバイスであることにより、「ライブラリ登録作業に負荷がかかる」「ピンアサイン変更のたびにミスが起こりやすい回路設計・基板設計との連携をいかに取るか」といった課題があります。

そこで GPM は、FPGA/CPLD を用いた PCB 設計を効率化するための機能を提供し、FPGA/CPLD 設計と回路設計・基板設計のコンカレントな設計プロセスの実現を支援します。

概要、および Design Gateway との連携

概要

高機能、高集積、低コスト・短納期のニーズを背景に、広範な分野で FPGA 部品が採用されています。詳細回路設計において、ハイスピード対応や基板上の配線効率向上などのために、回路設計、基板設計、そして FPGA 設計の各設計プロセスでの擦り合わせが必然的に行われています。

例えば、基板レイアウト/層数の制約に従って、FPGA 部品に接続する差動信号ラインやバスラインなどをどのピンに割り当てるかの検討と反映があります。その頻度の高さと情報量は、各設計プロセスへの負荷となり、ヒューマンエラーを起こす要因にもなります。

GPM は、各設計プロセスに加え、CAD ライブラリ管理を含めた連携を図ることで、FPGA 部品を取り巻く回路 / 基板設計の全体最適化を提供します。

GPM 概要チャート

●CAD ライブラリ、FPGA、回路、基板の4つのプロセスの連携
●FPGA 部品を取り巻く基板設計全体の最適化
●グラフィカルなビューによる情報の可視化
●直感的なツール操作環境の提供

Design Gateway との連携

●FPGA 設計と部品ライブラリとの協調

GPMでは、FPGA 設計環境から出力された Verilog-HDL、VHDL、ピンレポートファイルなどさまざまなピンアサイン情報に基づき、シンボルを自動生成することができます。また、基板用フットプリントとの紐づけにも対応しています。シンボル情報やピンアサイン情報から、Verilog-HDL、VHDL、のテンプレートを生成することもできます。

●FPGA 設計と回路/基板設計との協調

GPM のグラフィカル・ビューと直観的な操作性は、FPGA のピンに対する信号の割り当てを強力に支援します。Design Gateway の回路データや Design Force の基板データとの連携によって、信号の割り当ての変更情報を直接反映できます。また、FPGA 開発ツールへピン制約ファイルを戻すことで、ピン情報の同期をとることができます。
GPM と Design Gateway との連携