株式会社図研（以下、図研）は、「CR-8000/CR-5000」回路基板設計ソリューションと連携するFPGA協調設計環境「GPM」において、ザイリンクス社製 All Programmable SoCのZynq-7000エクステンシブル プロセッシング プラットフォーム(EPP)ファミリデバイス、および7シリーズFPGAを新たにデバイスライブラリに追加しました。これにより、設計者は、いち早く最新のザイリンクス社製デバイスを設計に活用することができます。設計者はデバイスの選択肢が広がり、「GPM」の活用によって、フロアプランを考慮した信号の引き回しやピンアサインメント検討、FPGA設計環境とのインテリジェントな連携が可能となります。
ザイリンクスのZynq-7000ファミリは、ARM® デュアルコアCortex™-A9 MPCore™ プロセッシングシステムと、28nm プログラマブル ロジックを組み合わせたデバイスファミリです。
ザイリンクス社のエンベデッド システム ソフトウェア/ツール マーケティングのディレクターであるマーク・ジェンセン氏は次のようにコメントしています。
「ザイリンクスのZynq-7000ファミリに対し、図研の回路基板設計システムのFPGA協調設計環境『GPM』において、いち早く対応していただいたことを歓迎します。この協調ソリューションにより、さまざまなアプリケーションでの製品開発を劇的に加速させ、設計者をサポートさせていただけることを確信しています。」
また、図研の技術本部・取締役技術本部長である仮屋和浩は次のように述べています。
「熾烈な競争下にある電子機器業界においては、EDAベンダーが如何に最新デバイスの設計環境を整えるかがお客様の製品投入時期やビジネスタイミングを左右します。今回はザイリンクス様とのパートナシップにより、いち早く最新デバイスのサポートを実現し、お客様のニーズに迅速に応えることが出来ました。」
なお、Zynq-7000ファミリの詳細は下記URLをご参照ください。
http://www.xilinx.com/products/silicon-devices/epp/zynq-7000/index.htm
（参考）
【GPMについて】
図研のGPMは、回路基板設計ソリューション「CR-8000/CR-5000」におけるFPGA協調設計環境です。各種情報に基づいた回路シンボルやフットプリントなどのライブラリ自動生成に加えて、回路設計/基板設計と協調したピンアサインの最適化、設計変更の連動を実現し、FPGA部品を取り巻く回路基板設計プロセスの最適化と効率化/高品質化を実現します。
GPMの詳細は下記URLをご参照ください。
https://www.zuken.co.jp/product/circuit/gpm/
【GPM最新デバイスライブラリの入手について】
Zynq-7000ファミリ情報を格納した最新デバイスライブラリは図研のサポートWebからダウンロードが可能です。詳細は下記URLをご参照ください。
https://support.zuken.co.jp/global/home/
なお、ダウンロードの際には、GPMの保守契約を締結中かまたは無償保守期間中のお客様に対して発行しているユーザ名とパスワードが必要になります。
【ザイリンクス社について】
ザイリンクスは、All Programmable FPGAおよびSoC、3D ICの世界的なリーディング プロバイダーです。業界をリードするこれらデバイスを次世代設計環境およびIPと共に提供することで、プログラマブル ロジックからプログラマブル システム インテグレーションまで、幅広いユーザーニーズに応えます。
詳細は下記URLをご参照ください。
http://japan.xilinx.com/
【本件に関するお問合せ先】
株式会社図研 コーポレート・コミュニケーション室
TEL：045-942-1511(代)
フォームによるお問い合わせはこちらからお願いいたします。
