Design Force エクスペリエンス(名古屋/横浜/大阪)

2017/03/17 配信

DF_Exp_2017_header.png

Design Force 2017では操作性がますます向上し、基板設計がさらに迅速・正確に進められるようになりました。
また「SI/PI/EMC設計環境」や「FPGA協調設計環境」も強化され、高速化・多機能化が進むデジタル・アナログ・RF基板設計にも柔軟に対応できます。

今回、Design Force 2017を体験できるセミナーを下記日程で開催いたします。
最新のCR-8000 に触れて、QCD改善のヒントを掴んでみませんか。

DFE_201704_chart.png

ご受講を希望されるお客様は以下のボタンをクリックしてください。

20170414_nagoya_button.png 20170418_yokohama_button.png 20170427_osaka_button.png
横浜会場はお陰様で満席となりましたので、以降の受付はキャンセル待ちとなります。ご了承ください。

テーマ

最新バージョン2017の設計操作体験と多ピンFPGA・高速デジタル基板の配線設計を例題としたCAD/CAE活用体験

対象者

産業機器設計に従事されている基板設計者様

日時・会場

名古屋:4月14日(金)、横浜:4月18日(火)、大阪:4月27日(木)、いずれも 13:00-16:30

会場 名古屋 : (株)図研 名古屋支社
横浜  : (株)図研 センター南ビル
大阪  : (株)図研 関西支社
内容

プログラム:
 1).従来CADを凌駕する 【新世代ユーザーインターフェース
 2).多ピンFPGA設計を効率化 【ピンアサイン/回路/基板協調】
 3).等遅延配線設計に箔を付ける差動対策・高速伝送設計
 4).解析を設計者に 【マルチボードSI/PI/EMC設計】
 5).お客様基板データを使った【自由操作体感】


※ 1会場、1部署2名様まででお願いします。
※ 同業他社様のご参加はご遠慮願います。

費用 無料(事前参加登録制)