TSMC 2026 Japan OIP Ecosystem Workshop

図研は、来る11月6日(金)にグランドハイアット東京にて開催される「TSMC 2026 Japan OIP Ecosystem Workshop」に出展し、展示を行います。
本展は、TSMC社が主催する国際イベントのひとつで、同社の技術的進歩と革新に関する最新情報が提供され、半導体設計者、テクノロジーパートナー、研究者、業界リーダーが一堂に会し、先端半導体設計・製造に関する最新動向を議論する場です。

先端半導体の開発は、チップレットによるノード最適化への期待から、製造装置、材料、インターポーザなどさまざまな技術革新が進み、EDAを取り巻くエコシステムや半導体パッケージ設計ツールへのニーズも変わりつつあります。
特に、チップレット関連標準への対応や、Chip/PKG/PCB連携による検証支援が設計ツールに求められており、これらに関連する CR-8000 Design Force の新機能や図研の取り組み、さらにMEMSやアナログなどの半導体設計環境もご紹介します。

お申込は、公式サイト内のこちらのフォームからお願いします。