JEVeC DAY 2018
2018/11/07 配信
図研は来る12月11日(火)、川崎市産業振興会館にて開催される「JEVeC DAY 2018」で、講演およびブース展示を行います。
本展は、日本のEDAの発展を目的として2006年に設立されたJEVeCが主催しており、今回は最新のAI技術、EDA技術、LSI・パッケージ・ボードの協調設計技術などをテーマアップしています。無料技術セミナー、17社が参加する展示会、招待講演、懇親会などで構成されています。
図研は、プラットフォーム開発、モジュール開発における見積精度向上やリードタイム短縮のために不可欠な「SoC/PKG/PCBの擦り合わせ」を可能とする、システムレベル基板設計環境 CR-8000 Design Force による協調設計などをご紹介します。
お申込みはこちらのページ（JEVeCのサイト）からお願いします。
| 展示会名 |
JEVeC DAY 2018 |
| 日時 |
2018年 12月11日(火) 12:25～20:00（受付開始：12:00） |
| 会場 |
川崎市産業振興会館 |
| 内容 |
【講演】
『More than Moore時代のクイックプロトタイプ設計手法
～System in Packageのための短TATイタレーション設計環境～』
株式会社図研 EDA事業部 EL開発部 シニア・パートナー
藤田 陽子
AI/IoT/5Gの融合社会を支える技術としてSystem in Package(SiP)が不可欠となっています。
SiPの実装技術において、ターゲット製品に合わせチップとパッケージの実装バリエーションを検討し、コストとパフォーマンスのトレードオフで製品の最適解を見つけることが重要な課題です。
本講演では、株式会社ソシオネクスト様と共同で行ったクイックプロトタイプ設計環境と、LPBを使用したその流通に関しご紹介します。
【展示】
CR-8000 Design Force
- マルチボード/SIP協調設計ソリューション
- SoC/PKG/PCB協調設計ソリューション |
| 費用 |
無料 |
| 主催 |
日本EDAベンチャー連絡会（JEVeC） |
| 公式サイト |
http://jevec.jp/2018/10/09/jevecday2018/ |