高速デジタル電子基板の設計者様を対象とした体験型セミナーを開催します。
・回路の改版、ブロックの寄せ集めで過剰に入っているパスコンを減らしたい
・差動線路が増えて等遅延設計に苦労している
・複数基板を嵌合した際のEMCを設計段階でチェックしたい
といった課題を抱える電気設計者様におすすめのセミナーです。
最新のCR-8000 Design Force に触れて、QCD改善のヒントを掴んでみませんか。
ご受講を希望されるお客様は以下のボタンをクリックしてください。
※全会場お陰様で満席となりましたので、以降の受付はキャンセル待ちとなります。ご了承ください。
| テーマ | 高速デジタル電子基板における品質検証・改善の体験 |
|---|---|
| 対象者 | 高速デジタル電子基板の設計に従事されている電気設計者様 |
| 日時・会場 | 横浜:9月20日(水)、大阪:9月21日(木)、名古屋:9月22日(金)、いずれも 13:00-16:30 |
| 会場 | 横浜 ： (株)図研 センター南ビル 大阪 ： (株)図研 関西支社 名古屋 ： (株)図研 名古屋支社 |
| 内容 | プログラム： |
| 費用 | 無料（事前参加登録制） |