HOME > お知らせ > イベント・セミナー > IoT Technology 2019 & Embedded Technology 2019
お知らせ

イベント・セミナー

イベント・セミナー

IoT Technology 2019 & Embedded Technology 2019

iott+et2019_logos.png

図研は、来る11月20日(水)から22日(金)までパシフィコ横浜にて開催される「IoT Technology 2019 / IoT総合技術展」において、インテルブース内に出展します。

近年継続的に同ブースにて出展し、図研の回路モジュール無償ダウンロードサイト "ModuleStation" でのインテル社製品のリファレンス回路提供や、インテル社の回路図レビューサービスへの対応など、同社との協調活動をご紹介してきました。
今回も、従来のエンベデッド領域はもちろんのこと、車載やIoT社会を支えるゲートウェイ端末などでも一層採用が進んでいるインテル社製チップを用いた製品設計における、図研製ツールの優位性などをご説明します。

また、併催の Embedded Technology 2019 内、一般社団法人エレクトロニクス実装学会/バウンダリスキャン研究会ブースにも出展します。
図研の回路設計ツール CR-8000 Design Gateway と、検査・不良解析の効果を大幅に向上させるバウンダリスキャンテストを実現するベンダー各社システムとの連携について、最新情報をご紹介します。

なお、インテル社と図研との協調については、先ごろ行われた link_icon.gif Zuken Innovation World 2019 での同社講演の情報もご参照ください。

展示会名 IoT Technology 2019(組込み総合技術展)/ Embedded Technology 2019(IoT総合技術展)
日時 2019年11月20日(水)~22日(金) 10:00~17:00(21日のみ~18:00)
会場 パシフィコ横浜
内容

【『IoT Technology 2019』 インテルブース】
・システムレベル マルチボード設計環境 "CR-8000 Design Force":
 ⇒インテル製チップのリファレンスレイアウトの流用設計など
・システムレベル 回路設計環境 "CR-8000 Desgin Gateway":
 ⇒インテル製回路図レビューサービスへの対応、インテル製チップのリファレンス回路図の流用設計、標準回路ブロックを用いた流用設計支援など

ブース内プレゼンテーション(会期中毎日、13:30~13:45):
『インテルのリファレンス・プラットフォームと設計レビューサービスの活用によるIoT製品設計』
 株式会社図研 EDA事業部 EL開発部 シニア・パートナー 松澤浩彦

【『Embedded Technology 2019』 エレクトロニクス実装学会/バウンダリスキャン研究会ブース】
 ⇒Design Gateway とベンダー各社システムとの連携によるバウンダリスキャンテストソリューション

入場料 1,000円(税込)※無料招待状持参者、公式Webサイトでの来場事前登録者は無
主催 (一社)組込みシステム技術協会(JASA)
公式サイト http://www.jasa.or.jp/expo/

閉じる

前へ

会社情報
世界のモノづくり企業のパートナーとして、
最適なITソリューションの提供をさらに推進します。