Embedded Technology 2012 / 組込み総合技術展

2012/10/22 配信

図研は、来る11月14日(水)から16日(金)までパシフィコ横浜にて開催される「Embedded Technology 2012 / 組込み総合技術展」に出展いたします。

本展は次世代デジタル家電、携帯端末、カーエレクトロニクス、ロボット、各種産業用機器などの最先端テクノロジーに欠かせない組込み技術とソリューションが集約された、専門技術展とカンファレンスから成っており、300を超える企業や団体が参加します。

図研は、インテル株式会社ブースに協賛パートナーとして出展し、システムレベル回路設計環境 "CR-8000 Design Gateway"、システムレベルマルチボード設計環境 "CR-8000 Design Force"など、組込み機器開発のTime to Value向上に貢献する各種製品をご紹介します。  

展示会名 Embedded Technology 2012 / 組込み総合技術展
日時 2012年11月14日(水)~16(金) 10:00~17:00(木曜のみ~18:00)
会場 パシフィコ横浜
小間情報 1小間(インテルブース内、小間No.A-01)
内容

システムレベル回路設計環境 "CR-8000 Design Gateway"
・インテル社の最新回路図レビューサービスに対応したシステムレベル回路設計環境
・複数基板間接続検証などの強力なデザインルールチェック機能と、各種設計制約条件の設定が可能
・大規模システム回路を、同時に複数人で設計するための排他制御と共有制御を実現
・検証・評価期間短縮を可能にするため、JTAG/各社CAEツールと連携

システムレベルマルチボード設計環境 "CR-8000 Design Force"
・3D技術により、部品内蔵基板やPinP、PonP、SiPなど最先端実装技術に対応          
・高速差動信号用のジグザグ配線を圧倒的に効率化するAngled and ZigZag Routing
(PCI-Express等のSERDES配線設計の作業効率を大幅に向上)
・インピーダンス制御配線設計を考慮した斬新なピンペア経路レポート機能
(DDR等の信号の分岐を考慮した配線経路、配線層、配線長、線幅、ビアの有無等を瞬時に把握)

入場料 無料(事前登録制)
主催 一般社団法人 組込みシステム技術協会