Club-Z機能解説:設計環境編

印刷用表示 | テキストサイズ 小 | 中 | 大 |


clubZ_info_renewal.jpg

| HOME | Products | 設計環境編 | PLD搭載基板を設計する | P1 |

更新日 2016-01-20 | 作成日 2007-12-03

Products


図研ベテランSEによる知って得する機能解説 
-難しさが増すFPGA・CPLD搭載PCBの設計を効率化する-

2010.08.26

FPGAやCPLDといったプログラマブルロジックデバイス(以下、PLD)は、医療用装置、放送用機器、航空制御装置のような専門分野から、液晶テレビ、車載機器、通信機器などの民生機器まで幅広くメイン制御ICとして採用されるようになりました。
近年、PLD製品は高集積、高機能、高速化が求められ、多ピン、多種インタフェース、多用途化が進んでいます。

PLD製品が進化するとともに、電子基板の回路設計、基板設計では以下のような変化があり、日々深刻化しています。

  • 回路シンボルが図面におさまらなくなった。
  • 信号伝送の制約や多電源の使用制約など基板上の回路設計に必要な情報量が増えた。
  • 回路図/基板図とPLDとの回路接続を確認する作業量が増えた。
  • BGAからの配線パターン引き出しに必要な基板層数が増えた。

もちろん、従来の回路設計環境でもPLD搭載基板の設計を進めることはできますが、
図研が提案する最新の設計環境(Design Gateway、GPM、Lightning)を使うことで、

  • 「回路シンボルの準備作業がわずかの時間でこなせるようになった。」
  • 「FPGAとの情報伝達時の手入力や手編集の精神的な苦労から解放された。」
  • 「回路設計者自らが基板レイアウトを検討することで、配置変更の手戻りが削減した。」

といった声が聞こえてきています。
今回、一般的なPLD搭載基板設計フローを想定して3製品を使い、その効果を確認してみました。


PLD開発ソフトウェアとの連携で回路/基板設計準備作業の手間が軽減します。

PLD開発には各PLDメーカーの専用ソフトウェア(※1)が用いられ、その工程に『信号(ノード)をI/Oピンに割り当てる』ピンプランニングの作業があります。(イメージ:下図左)

1 Altera社製 QuartusⅡ、Xilinx社製 ISE Design Suite 、Lattice社製 ispLEVER/Diamond 、Actel社製Libero など


I/Oピンに信号を割り当てると、何番のピンに何の信号が割り当てられたかのレポートファイル(Pin-Outファイル)が出力されます。(イメージ:下図右)
この出力されたPin-Outファイルを使って、電子基板設計CAD用の部品データを作成することができます。

products_20100826_2.JPG

図研の製品GPMを用いると、 Pin-OutファイルからCDB(パート、ピンアサイン、ファンクション)やLCDB、回路シンボルのデータの生成が可能です。下図は新規に分割シンボルを生成する操作を行っている場面です。

products_20100826_3.JPG

この新規作成では、I/Oバンクや信号名ごとに自在にシンボル分割方法が決められるので、回路図のサイズや回路構成にフィットするシンボルが生成できます。

新規生成された部品データには、GPMデバイスライブラリデータベース(※2)が適用され、データシートに記載されている設計で参考にしたい情報(I/O規格、差動ペア、参照電圧情報など)が各ピンに定義されます。

2 保守ユーザー様向けに最新データベースをZUKEN Global Supportから提供しています。
大手PLDメーカーのFPGA/CPLD製品約1222点のデータが用意されています。


products_20100826_4.JPG