Club-Z機能解説：共通編

2010.05.24

「DDR2搭載回路」や「シリアルI/F」での設計ルールといえば、やはり「等長」と「差動」は外せません。
今までも、何度か紹介してきておりますが、Lightningが中心だった為、すぐに使えない方もいらっしゃったのではないでしょうか？

今回は【 CR-5000/System Designer・Board Designer, Design Gatewayでの実現方法】を公開します！
早速、以下の3点について試してみましょう。


①バス信号の各ビットの長さを揃える
②差動内の2つの信号（ポジ・ネガ）の長さを揃える
③差動信号をペアを維持しながら配線する




<等長処理の背景>
高速メモリーインタフェース安定動作のための配線設計テクニック【等長配線編】



【等長ルールの設定】

まず、「等長ルール」の設定です。
CR-5000/Board Designerは、Rev11以降で大幅に改善されています！　ちょっとの時間で設定できるので起動して試してみて下さい。




詳細は、オンラインヘルプを参照ください。

• SD 「目的別の操作」>「属性を設定する」>「ピンペアグループを設定する」
• DG 「設計ツール別ヘルプ」>「デザインエディタ」>「ツールメニュー」>「ツール」>「Eネットブラウザ」>「ピンペアグループ新規作成 」
• BD 「設計条件編集」>「設計条件データベースの参照・編集」>「ネットオブジェクト」>「差動ペアルール」>「新規ピンペアグループ作成」

DGでは、以下ドキュメントにも詳細が記されています。
「Design Gateway操作ガイド」（Rev7版） > 第1章　回路説計　>　1-1-18　「ハイスピード設計の設定」 >　スキュー

それでは次に、ムービーを使って具体的な活用例をご紹介します。