Club-Z機能解説：共通編

2009.01.29

FPGAを用いた回路・ボード設計で苦労している方に朗報です！
FPGA設計と回路・ボード設計の協調設計を強力に支援する新しいソリューションをリリース致します。　

その名も 『GPM』 (Graphical Pin Manager)
今回は、この有りそうで無かった便利なツール『GPM』の概要を紹介致します。

さて、昨今の短い開発期間で多機能・高品質を求められる状況の中、FPGAが活躍する場面は増えてきています。希望する論理機能を自分のＰＣを使って短期間で実現でき、その上何度も書き換えが可能という事もあり、利用されているメーカ様も多くなっています。
一方で、柔軟な設計変更に対応できるFPGAであるが故の課題も上がってきました。


<課題>
① 「度重なる設計変更」 の苦労

設計変更が発生すると、関連する設計者や共栄会社様に伝達し、その変更を反映してもらう必要があります。その際、下記の様な体験をした事、耳にした事は有りませんか?

FPGA設計者様であれば

• ボード設計側からのピンアサイン変更(設計変更)要求が繰り返し有り、対応に苦慮している

回路設計者様であれば

• ピンアサイン変更で回路図書き直し(ネット接続・シンボル編集等)の対応に苦慮している

ボード設計者様であれば

• 初期ピンアサインでは配線パターン設計が出来ず、ピンアサイン交換への対応に苦慮している

全員共通

• 伝え手の伝達ミスや、受け手の反映ミスによる手戻り・データ不整合

ピンアサイン最適化の意義

そもそも、なぜピンアサインを変更するでしょうか？FPGAを搭載する製品設計に要求されることは、高品質化・小型化、低コスト、短納期への対応（QCD向上）です。

ここで、ボード実装時のピンアサインを考慮せずに図１のような状態のまま、配線設計を無理やり進めるのは得策ではありません。配線は複雑になり、層数や配線領域も多く必要となり、結果としてQCDは悪化します。しかし、ピンアサインの最適化を図ったFPGAを用いて、図2のように配線ができれば、QCDの改善も可能というわけです。





② 「制約条件の遵守」 が困難

もう一つ、ピンアサインを変更すると言っても、FPGAの物理的・構造的な制約から来る制約条件（ピン交換ができる条件）があります。この条件を正確に伝達する必要があるのですが、これが簡単なようなで難しいです。

FGPA設計者から回路・ボード設計者にお伝えし、回路・ボード設計者は、この条件の中でピン交換しなければなりません。手段は、メールやエクセルであったり、CADライブラリのピンの等価定義であったり様々ですが、これが面倒な為に、ボード設計時にはピン交換を許可していないケースもあるようです。