電位差クリアランスを活用した詳細基板設計(1)


電位差クリアランスを活用した基板設計(1)

Design Force では、IEC60950-1安全規格で規定された最小沿面距離を
クリアランスルールとして定義できるため、電源面設計が効率よく行えます。

DFE_81_fig05.jpg