図研は、来る6月7日(水)から9日(金)まで東京ビッグサイトにて開催される「JPCA Show 2017(第47回国際電子回路産業展)」において、「3D-MIDパビリオン」へ出展、および講演を行います。
部品実装の技術開発が進み、あらためて注目されているMID(Molded Interconnect Device:樹脂成形品表面に金属膜で回路形成したもの)について、図研が提供する基板設計環境での対応状況などをご紹介します。
小型化、部品点数削減、組立工数削減などが期待できる実装技術であるMIDにご興味ある方は、是非「JPCA Show 2017 3D-MIDパビリオン」内 図研ブースへお越しください。
展示会名 | JPCA Show 2017 (第47回国際電子回路産業展) |
---|---|
日時 | 2017年6月7日(水)~9日(金) 10:00~17:00 |
会場 | 東京ビッグサイト 東4~8ホール |
小間情報 | 東7ホール 「3D-MIDパビリオン」内(小間番号:7A-47-10) |
入場料 | 1,000円(税込) ※招待券持参者、およびWebからの事前登録者は無料 |
主催 | 一般社団法人日本電子回路工業会(JPCA) |
公式サイト | http://www.jpcashow.com/show2017/index.html |