2017年3月6日～8日に開催された、第31回エレクトロニクス実装学会春季講演大会において、30回大会における各賞の授賞式が行われ、図研を含む研究グループが優秀賞を受賞しました。同賞はエレクトロニクス実装分野において、学術・技術研究などによって優れた成果を挙げ、エレクトロニクス実装の進歩発展に貢献された方を表彰するもので一般社団法人 エレクトロニクス実装学会より贈呈されるものです。なお、第30回エレクトロニクス実装学会 春季講演大会では 一般技術論文100件を含む151件の発表があり、本件を含む5件が優秀賞を受賞しています。
今回の当社の受賞者と業績は以下のとおりです。
| 【受賞講演】
「三次元積層ICの設計におけるLVS/DRCの手法」
【受賞者】 株式会社デンソー 秦 武廣 氏、村上 嘉浩 氏
株式会社ジィーサス（現：図研テック）福岡 悌 株式会社図研 長谷川清久、岡 和磨 |
 |
【講演内容】
従来、シリコン貫通電極（TSV：Through Silicon Via）を利用した三次元積層ICにおいては、積層されるICそれぞれの設計フローや役割分担が明確に決まっておらず、設計者のツールやスキルに依存していました。そのため、積層時のデザインルールチェックは、人手に頼らざるを得ず膨大な設計検証時間を要していました。今回受賞した「三次元積層ICの設計におけるLVS/DRCの手法」は、三次元積層ICの設計におけるLVS/DRC（Layout versus Schematic / Design Rule Check）の新たな手法を提案したものです。
※本研究は、国立研究開発法人新エネルギー・産業技術総合開発機構（NEDO）の委託業務の成果を一部活用しています。
【本件に関するお問合せ先】
株式会社図研 コーポレートマーケティング室
TEL：045-942-1511(代)
フォームによるお問い合わせはこちらからお願いいたします。
