第16回 組込みシステム開発技術展（ESEC）

図研は、来る5月8日(水)から5月10日(金)まで東京ビッグサイトにて開催される「第16回 組込みシステム開発技術展（ESEC）」において、インテルブース内に出展いたします。

昨秋発表したインテル社回路図レビューサービス最新フォーマット「ISCF」対応のモジュール「ISCF export for Intel Schematic Review」。図研の回路CADから、インテル社による回路・プリント基板レビューサービスに必要な電子データフォーマットを直接出力することで、手間と時間のかかる紙やPDFでのレビューなしに迅速に結果を入手できるようになったとご好評をいただいています。

本展では、上記を始めとした各種機能により、FPGAや組込み機器向けマイクロプロセッサなどを利用した設計を強力にサポートする回路設計システム “Design Gateway”、部品内蔵基板やPinP / PonP / SiPなどの最先端実装技術に対応した基板設計システム “Design Force” などをご紹介します。