Logic SynthesisPhysical SynthesisInterposer routingC4 bump mapFusion Compiler 3DIC, chiplet 3DICCompiler3D integrationw/ PackagePin assignBall mapDesign ForcePCB designSoC3DICChipletInterposerOrganicPackagePCBAnsysSynopsysSynopsys/Ansys/Zuken Alliance for 3D-IC DesignAdvanced Chiplet co-design flow supporting both Chip-Centric and System-Centric approaches Chip-CentricSystem-Centric22from Z_Vol.34_2025図研は、2024年12月11日から13日に東京ビッグサイトで開催された「SEMICON Japan 2024」において、次世代の半導体設計と検証分野にフォーカスした新設ゾーン「ADIS（Advanced Design Innovation Summit）」に出展しました。展示では、テクノロジーパートナーであるSynopsys社およびAnsys社と協調し、3D-ICやチップレットなどの先端半導体パッケージ開発を総合的に支援する設計ソリューションを紹介しました。現在、図研では、システムレベルマルチボード設計検証環境「CR-8000 Design Force」とSynopsys社の「3DIC Compiler」をシームレスに連携する機能を開発しています。さらに、Ansys社の解析ソリューションを組み合わせることで、先端半導体パッケージ開発に必要とされるシステム全体を考慮した設計検証環境の提供を目指しています。ファクトリーオートメーション（工場の生産工程自動化）や製品開発の省力化ニーズが高まる中、図研は産業機器・プラントエンジニアリング分野において、電気制御およびケーブル設計の効率化を支援しています。直近では、荏原環境プラントのプラント設計改革や、YKK、古野電気の設計製造プロセス改善に関する事例を公開しました。また、医療機器や産業機器、ロボット、精密機器メーカー向けに、初期段階でのハーネス設計を強化し開発効率を向上させる「次世代3Dケーブル解析ソリューション」の提供を開始しています。このソリューションについては、2024年9月開催の「FACTORY DIGITAL TWIN Webinar」にて、その機能や導入メリットを紹介しました。｢E3.series」導入事例(荏原環境プラント、YKK)SoC/SiP/PCBCo-Analysis｢XVL Studio WR」導入事例(古野電気)詳細はこちら詳細はこちらThermalWarpagePackage/PCB IntegrationStressPackage design（route, verify）Topic1Topic2SEMICON Japan 2024で、チップレット集積半導体開発を見据えたソリューションを提案Synopsys社、Ansys社と協調したトータルソリューションを展示産業機器、プラント設備の設計プロセス革新を支援電気制御・ケーブル設計支援ソリューションの導入が拡大ZUKEN Information
元のページ ../index.html#22