fromz-vol33

15/24

特長2特長3SoCSoC/SiP/PCBSiP/PCBFusion Compiler3DIC CompilerAnsys RedHawk-SCAnsys RedHawk-SC ElectrothermalAnsys HFSSAnsys IcepakAnsys SlwaveAnsys Mechanical※2 RDL（ReDistribution Layer 再配線層）：WLP（Wafer Level Package）のFan-Outや2.xD実装のデバイス構造の中にある、Cuと絶縁層で形成された配線層のこと協調解析・EMI/熱/応力/ESD解析チップ・熱流体/構造解析　・SI/PI/EMI解析マザーボード15Synopsys/Ansys/Zuken Alliance for 3D-IC Design　半導体の性能を最大限に活かし、低コストでパッケージを実現するためには、構想設計によるフィジビリティスタディ（実行可能性検証）が重要です。通常、半導体チップのデータを作成するには、設計プロセスとネットリストなどさまざまな入力ファイルを準備する必要がありますが、CR-8000 Design ForceはCSV（ネットの数や電源情報）からネットリストを作成、バンプI/Oセルの自動配置やネットアサイン自動配線、RDL※2自動配線機能で半導体設計のスペシャリストでなくても簡単かつ短時間でチップのI/O設計ができます。　　また、完成したチップデータをパッケージ基板上に直接配置できるので、マルチボートのデータも設計できます。パッケージ設計においても、自動ネットアサインや自動配線機能があるため、構想設計用のデータは数時間で　半導体EDAツールを提供する米国Synopsys社とのパートナーシップにより、同社が提供している3D-ICの設計・解析ツール「3DIC Compiler」とCR-8000 Design Forceのインターフェースを共同開発しています。チップレット・インターポーザ・パッケージをそれSynopsysAnsys作成可能です。完成したチップとパッケージのデータはラッツネットで接続され、それぞれの設計変更をシステムがチェックしてくれるので、Microsoft Excelなどでの接続情報管理が不要になります。また、 CR-8000 Design Forceで設計したデータは、Ansysツールとのダイレクト連携により、シームレスに解析検証を行うことができるので、詳細設計に入る前に、チップとパッケージ間でのトレードオフ検証を行いマザーボード全体でのコストダウン検討をするのに役立ちます。LSI Package Boardインターポーザぞれ設計視点で補完し合いながらの協調設計が可能となります。また、解析環境を提供する米国Ansys社との連携も強化し、半導体+パッケージのシステム全体でのSI/PI解析を実現させるべく、3社による3D-IC設計・解析プラットフォームの構築を進めています。クイックプロトタイピングに最適！「チップレット」「三次元実装」の時代に対応！ Synopsys社、Ansys社と連携し3D-IC設計・解析プラットフォームを構築構想設計段階で配置配線検討を実施し、フィジビリティスタディの精度向上