図3ハイブリッドボンディングの製造プロセスウェーハまたはダイは、2つの表面の銅相互接続が適切に接触するように、極めて正確に位置合わせします。アライメント後、ウェーハまたはダイを近づけ、温度、圧力、場合によっては電界を加えて、銅と誘電体材料の間に強力な化学的・機械的結合を形成します。※4ページからの巻頭対談記事を参照2 アライメント、ボンディングボンドをさらに強化し、ハイブリッドボンディングの全体的な信頼性を向上させるために、ボンド後のアニール（熱処理）工程を行います。このステップでは、通常、接合されたウェーハまたはダイを特定の温度（＞350℃）で規定時間加熱します。1 接合準備（表面処理）銅（Cu）TaN/Taなどの拡散バリア膜SiO2等のCVD層間絶縁膜半導体ウェーハやダイを洗浄し、銅と誘電体材料が適切に接着し電気的に接触するように準備します。CMP（化学的機械的平坦化）や特殊な化学薬品を使った洗浄などの工程が含まれます。3 ポストボンドアニーリング11め込んでいたコンデンサが不要になるかもしれません。逆に現時点で消費電力が多いロジック半導体などでは、インダクターまでチップに内包するのは現実的とは言えません。その時代やデバイスの機能、求められる性能に合わせ、「システム」として全体をどう設計していくかがとても重要になってきます。図研のようなEDA（電子設計自動化）ベンダーには、それらのシステム最適設計に寄与する機能や技術開発が求められていくと思います。私は三次元集積やチップレットを中心に、半導体の先端パッケージング技術の研究を行っています。これらの技術を適用することで、半導体内部の配線が最適化され、省電力化が実現できます。生産性の観点では、歩留まりを向上させることで、半導体のコストを下げることができます。これまで、先端ロジック半導体は開発や製造に必要な莫大なコストからPCやスマートフォンなど、汎用の大量生産品でなければ採算が取れませんでした。しかし、チップレット技術を使用すれば、先端技術で作られた高性能のチップを必要な部分で使う（実装する）ことによってシステム全体として採算の合う半導体を少量多品種で製造できるようになります。また、従来は基板上に実装していた機能を半導体内に集積することで、小型化が進みます。チップレット技術が実用化されれば、自動車や医療機器、工作機械などの製品にも先端チップの利用が拡がり多くの利点が生まれるでしょう。チップレット技術は、現時点ではパッケージ上で実装されています。必要なプロセスノードのデバイスを組み合わせられるため、理論的には全体として高い歩留まりも期待できるほか、開発から市場投入までの時間を短縮できるというメリットも大きいため、世界的に注目されている技術です。MIT（マサチューセッツ工科大学）テクノロジーレビューの2024年版では、「AI」や「Apple Vision Pro」と並んで「チップレット」が取り上げられ、次世代の先端半導体には「不可欠な技術」とされている技術です。ロジック半導体の回路幅が極限に達し、消費電力の低減が難しくなっているため、チップレット技術による省電力化への期待が高まっており、将来的にはウェーハ上での実装についての研究も進められています。現在、チップレットの技術開発を進める上でのボトルネックとされる「縦方向の配線ピッチ」を解決するハイブリッドボンディング技術の研究もしています。ハイブリッドボンディングは従来のバンプ接合と異なり、銅など金属間の接合と絶縁層間の接合を同時に行うことで、縦方向の配線ピッチを縮小し、電気的特性の向上や熱伝導の改善が期待されます。一方で、接合面のクリーン度は高いレベルで要求され、高精度な位置合わせや、圧力・温度制御にも高いレベルが求められます。後工程でこれらの接合を行うと、錫や有機材の影響で歩留まりが悪くなるため、インテルやTSMCは前工程での技術適応を進めています。今後、前工程におけるオンウェーハのチップレットが実現することで、新しい構造やアプリケーションのブレイクスルーが期待されており、注目を集めています。イメージセンサーでは、すでにハイブリッドボンディングを活用した量産※が始まっており、次はメモリでの活用が期待されています。この実績がある技術をロジック半導体やチップレットに適用することが、重要なポイントとなります。横浜国立大学としても、ロジック半導体の領域で今後三次元集積やチップレットがもたらす未来前工程でのチップレット化とハイブリッドボンディングInterview
元のページ ../index.html#11