fromz-vol30

11/24

902006 Q42009 Q1$1,937 $2,274 $1,428 $713 65402011 Q42014 Q3$2,891 $3,677 $453 $399 28202015 Q32017 Q2$3,984 $5,992 $331 $274 16/12102018 Q32020 Q1$9,346 $16,988 $233 $238 11※2 Ru（ルテニウム）…白金族元素の1つ。貴金属にも分類される。銀白色の硬くて脆い金属で、常温、常圧で安定な結晶構造は、六方最密充填構造。酸化や腐食を受けにくく、展性に富み比重が大きい。図3プロセスノード（nm）量産開始時期ウェーハ当たりのファウンドリ価格チップあたりのファウンドリ価格ウェーハ単価は3nm以下で急騰する可能性　2004 Q4$1,650 $2,433 ※3 詳細は、P4～8「産学連携で3D集積技術を開発、量産化へ　半導体サプライチェーン企業の集合知で、高集積・低消費電力・超小型化を実現」の巻頭座談を参照してください。Dell Technologies、デルeカタログサイト、 https://japancatalog.dell.com/c/isg_blog_milan-x_01/Dell Technologies、デルeカタログサイト、 https://japancatalog.dell.com/c/isg_blog_milan-x_02/Applied Materials、2021年7月7日、マイナビニュース https://news.mynavi.jp/techplus/article/logic-master-class-3/Semiconductor Engineering, December 14, 2022 https://semiengineering.com/3d-ic-reliability-degrades-with-increasing-temperature/参考資料1 「AMD 3D V-Cacheテクノロジー搭載～第3世代 AMD EPYCプロセッサーのご紹介 （前半）」、 2 「AMD 3D V-Cacheテクノロジー搭載～第3世代 AMD EPYCプロセッサーのご紹介 （後半）」、 3「パターンばらつきの解決は先端ロジックのさらなるスケーリングに不可欠」、 4Mutschler, A. S., “3D-IC Reliability Degrades with Increasing Temperature,” 75 　集積度を上げられると、ソフトウエアで機能を変えるCPUやコンピュータグラフィックスで絵を描くGPU、積和演算専用のマイクロプロセッサであるDSP、画像処理専用のプロセッサISPなど様々な種類のプロセッサを同一基板に集積するヘテロジニアスマルチコアプロセッサを使えるようになる。先端パッケージング技術はヘテロ集積化回路にはうってつけの技術となる。ただし、チップレットによる先端パッケージング技術には問題がまだ多い。ひとつは熱の問題であり、もうひと　先端パッケージにTSMCやIntel、AMDなどが力を入れるもう一つの理由を、AMDのTechnology ＆ Product Engineering担当シニアVPのMark Fuselier氏は、「モノリシックなDTCO（Design Technology Co-Optimization）が28年ごろには飽和してしまうからだ」と言う。DTCOとは、配線幅と配線間隔の微細化が行き詰まったため、レイアウトの工夫で配線を短縮したり、配線を3次元化したりすることで面積を小さくする設計とプロセスの協調最適化技術である（参考資料3）。例えばビア孔はアクティブ領域の外に配置されていたが、それをアクティブ領域の上に3次元的に配置する。　このDTCOがなぜ飽和するのか。3次元での面積スケーリングではメタルのRC(抵抗と容量の寄生成分の影響）によりスケーリングしづらくなり、性能に悪影響を及ぼすようになるからだとしている。その時はもはやCu（銅）配線は使えず、高価なCo＆Ru（ルテニウム※2）配線によって抵抗を下げるといった工夫が必要になるという。チップレットの先端パッケージはコスト的にも有利になるとしている。つは電源設計の問題だとAMDのFuselier氏は話す。熱による問題として最近浮上しているのが半田バンプにおけるエレクトロマイグレーションだ（参考資料4）。Fuselier氏は、熱のインターフェイスの問題こそが重要で、チップ内部のエレクトロマイグレーションの問題ではないと指摘する。　さらに電源供給ではパワーをどう供給するかという問題もある。先端パッケージでは自由度が大きいため、電源設計が難しい。将来的に、1チップのバックサイドに電源供給ラインを設けることが提案されているが、レギュレータをオンチップする必要があるだろうとFuselier氏は言う。　こういった熱や電源の問題解決には、1社だけで対応するのは難しい。設計ツールやシミュレーションツール、新材料開発など多くの要素がカギを握る。そこで、さまざまな分野のメーカーが共同で開発するアライアンスが重要になる。GoogleやApple、TSMCなどが参加するUCIeアライアンスや、東京工業大学の大場隆之教授が中心となり産学連携で先端パッケージング技術の開発を進めるWOWアライアンス※3などがある。　2022年11月ごろに活動が始まった日本のファウンドリであるラピダス社は、2nmプロセスノードの技術開発を目指すことが大きく報道されているが、実は先端パッケージの開発チームもある。TSMCと同様、ヘテロプロセッサ集積ICへの注文に応えられるようにするためだ。これからはファウンドリもファブレスも一緒に先端パッケージング技術を進化させていくことになろう。DTCOが行き詰まる問題解決にアライアンスが重要に