【2D4】

Design Force Part 3

 CR-8000 Design Force ロードマップ Part3
 (SIP設計、SOC/PKG/PCB協調設計)


IoTやウェアラブル、ADASといった先端技術では、これまでとは異なった機能や役割を半導体に求めるようになってきています。一方、微細化の終焉を迎えた半導体は、新たなパッケージ技術と、構想設計段階におけるプロトタイプの実現により、低コストで信頼性の高いモジュールを提供する必要があります。

本セッションでは、先端パッケージを用いたフィジビリティスタディや、低コストの半導体とパッケージを設計するためのI/Oプランニング機能などを紹介します。


konnna

  • 半導体・パッケージ設計間でイタレーションが多く、I/Oの最適化にお困りの方
  • ボードを考慮しないパッケージ設計により、リファレンスボードが高コストになってしまうとお悩みの方
  • 半導体・ボード間で上手く情報が共有できず、なかなか要求を満たす製品設計ができないシステム設計者様


point

現在、国内の半導体メーカ様と共同で、FOWLPの設計環境とそのメリットについて研究開発しており、その研究開発の一部を紹介します。クイックプロトタイピングにより、従来のSiPとの比較を様々な視点で検証し、低コストなパッケージと後戻りの少ない協調設計環境をご提案します。

【オススメ機能】

  • 大規模なTEG設計を支援するデイジーチェーンの自動配線
  • 半導体・パッケージ・ボード間の自動ネットマッピング機能
  • さらに高精度になったパッケージ自動配線


awasete

●2A2:東芝デバイス&ストレージ株式会社 様
「大規模SoCのパッケージ開発とCR-8000 Design Force」

⇒構想設計でプロトタイプを実現、設計初期からLSI/PKG/PCB協調を活用した大規模SoCパッケージ開発


panel

【Design Force 協調設計:ブースNo.19】
●見積精度向上や開発リードタイム短縮を実現するSoC/PKG/PCB協調設計環境、など



ziw_entry_button



ZIW2018 ロードマップセッション インデックスに戻る