アナログ回路

アナログ・デバイセズ株式会社　石井　聡

2010.09.30

「抵抗素子」を知らない技術者はいないでしょう。しかし抵抗がもつ「癖」のすべてを知る技術者は、逆にあまり多くないかもしれません。さらに実際の電子回路システムを構成している、リード線やプリント基板のパターンが「すべて抵抗成分である」と考えている技術者はもっと少ないでしょう。
今回はとくにプリント基板上でのパターンが、どのような影響（抵抗としての）を生むかを考えていってみましょう。

■実際のパターンの抵抗を計算してみる
純銅の抵抗率は25℃において1.724×10 ^-6 Ωcm、プリント基板の標準的な（1オンスの）銅箔の厚さは35μmです。したがって標準的なプリント基板銅箔の抵抗は0.45mΩ/□（□は平方の意味）になります。そのためデジタル回路のCAD設計でよく使用される0.3mm幅パターンの抵抗は、15mΩ/cmという結構な大きさになります。さらに銅の抵抗温度係数が室温で約0.4%/℃にもなるため、余計始末が悪くなります。

基板パターンの抵抗の影響を理解するために、図2-1の入力抵抗5kΩの16ビットADC（Analog to Digital Convereter）を例にしてみましょう。

この例では、ADCと信号源の間に長さ5cm、幅0.3mmのパターンがあるものとしています。このパターンは約0.08Ωの抵抗を持つため、0.08Ω/5000Ω（0.0016%）のゲイン誤差が生じます。これは1LSB（16ビットで0.0015%）の値とほとんど同じです。

図2-1 プリント基板のパターン抵抗を16ビットADCで考える

ここまでは抵抗の直流的な影響についての話をしてきました。高周波においては電磁誘導効果によって、図2-2のような電流が導体表面だけを流れる「表皮効果」も考慮する必要があります。表皮効果のため、高周波では導体抵抗が増加します。

なおこの表皮効果は、連載の以降で示す、導体の自己インダクタンスに起因する、周波数が上昇してくると増加するリアクタンスとは別物です。表皮効果はきわめて複雑な現象のため、詳細な計算はこの解説の範囲を超えています。しかし、銅の表皮深さd[cm]を十分な精度の近似値で計算すると、cm単位として次のように表されます（fは周波数で単位はHz）。

図2-2 高周波において電流が導体表面だけを流れる「表皮効果」

■表皮効果を考慮する周波数は意外と低い
たとえば「表皮深さがパターン銅箔厚の50%未満のときに表皮効果が問題になる」と仮定すれば、通常の38μm厚のパターン銅箔の場合、周波数が約12MHzを超えたくらいで表皮効果を考慮しなければならないことになります。
表皮効果は、銅の単位面積当たりの抵抗R[Ω/□]として次の値で表されます（fは周波数で単位はHz）。



プリント基板の表皮効果を計算する場合、この表皮効果自体によって電流がパターン両表面に流れるため（図2-3のようなマイクロストリップ・ラインの場合は必ずしもそうではありません）、パターンの単位面積当たりの実際の抵抗値は式(2-2)の半分になることもポイントです。

図2-3 マイクロストリップ・ラインの場合の表皮効果を考える

パターンの抵抗成分による電圧降下が原因で発生するゲイン誤差が問題になるのは、高精度・高分解能の場合か、大電流が流れる場合だけなのが実際です。
これには、負荷が一定な抵抗性負荷の場合は、全体のシステム・ゲインを調整することで補償できます。それ以外の場合でも、図2-4のような「ケルビン帰還」のパターン・レイアウト、つまり「電圧センスによる帰還方式」を用いることで対策できます。

このやりかたでは、負荷端子において電源（信号）供給用接続パターンと電圧検出接続パターンを分離することで、電源（信号）ラインでの電圧降下による誤差をキャンセルします。
しかしこれは負帰還システムでしか使用できません。また帰還（検出接続点）が1点のみであるため、供給側として考えると、この方法では複数の負荷を同じ精度で駆動できないので注意が必要です。

図2-4 「ケルビン帰還」のパターン・レイアウトで電圧降下をキャンセルする