I/Oリングのフロアプラン(Flip Chip)
 電源グループごとにI/Oリングをフロアプラン
 PCBやパッケージからの要求を考慮し配置を決定
 Serdes等のエリアI/Oにも対応
 パッドリミティッドなチップのI/Oを最適化しダイサイズを縮小

 最適なバンプを自動生成
 電源グループごとにI/Oセルのサイズや配線性を考慮した最適なバンプを自動生成
 電源グループごとにSignal/Power/Ground(SPG)比を指定
 電源グループごとにI/Oローの段数を指定

 I/Oセルの自動配置
 コアセルとの配線距離を考慮したI/Oセルの配置
 電源グループごとにI/Oセルの順番を指定することも可能
 SPG比に従って電源・GNDセルを自動挿入
 プリアサインされたボールを考慮したI/Oセルの配置
 任意のIOセルに対して配置する領域の指定が可能

 I/Oプランニング(WireBond)
 チップIOの電源グループを自動生成
 電源グループごとにIOセルとダイパッドを自動配置
 SPG比をもとに、電源・GNDパッドセルを自動発生
 ダイパッドの千鳥配置にも対応