図研は、来る1月22日(金)、回路会館にて開催されるJIEP(エレクトロニクス実装学会)のボードテスト技術研究会主催の公開研究会にて、講演およびパネル・ディスカッションに参加します。
本公開研究会では、ボード検査装置に対し「不良を流出させない」という従来の機能から、「不良を発生させないシステム」という新たな役割を持たせることを目指し、セットメーカー、装置メーカーが提案・発表・討議します。図研も「不良を発生しないシステム」という視点から、生産工程から基板設計へのフィードバック、ならびにDFM(Design for Manufacturing)検証ツールについて講演します。日頃、ボードの設計、製造、検査で課題を抱えている皆様の参加をお待ちしております。
展示会名 | エレクトロニクス実装学会 検査技術委員会 ボードテスト技術研究会 公開研究会 「競争力のあるものづくり」 ~生産工程へのFBと予兆管理を求める検査~ |
---|---|
日時 | 2016年1月22日(金) 13:00~18:00 (受付 12:30~) |
会場 | 回路会館 地下会議室 (JR中央線 西荻窪駅下車 徒歩約7分) |
内容 | 【基調講演】 【講演1】 【講演2】 【講演3】 【講演4】 【パネルディスカッション】 |
出展部門 | EDA事業部 |
費用 | 一般 : 6,000円、JIEP(エレクトロニクス実装学会)会員 : 5,000円 ※その他 学生、シニア割引あり |
主催 | (一社)エレクトロニクス実装学会/検査技術委員会/ボードテスト技術研究会 |
公式サイト | http://www.e-jisso.jp/society/boardtest/160122.html |