IEEE CPMT Symposium Japan 2017

2017/11/01 配信

title_ICSJ2017.png

図研は、来る11月20日(水)から22日(金)まで、京都大学 時計台記念ホールにて開催される「IEEE CPMT Symposium Japan 2017」に、ゴールドスポンサーとして出展します。

IEEE CPMT Societyは、米国に本部を持つ電気・電子技術に関する学会「IEEE」内で、「各種の部品・材料、先端的プロセス技術・実装技術、生産技術(Components, Packaging and Manufacturing Technology)」について学術研究、知識の交換を行い、産業界の振興に寄与する旨を目的としています。
本展は当会が毎年京都で開催しているシンポジウムで、今回のテーマは「ファンアウト技術、オプトエレクトロニクス技術、 異種統合ロードマップ」となっています。

図研は、SoC/PKG/PCB協調(コ・デザイン)環境によるシステム全体設計などについて、講演と展示で紹介します。

展示会名 IEEE CPMT Symposium Japan 2017
日時 2017年 11月20日(月)~22日(水)
(※開催時間は日により異なりますので、こちらでご確認ください)
会場 京都大学 時計台記念ホール(〒606-8501 京都市左京区吉田本町)
内容

【講演】
『Enabling faster design and implementation decisions using virtual prototyping』
:11月20日(月) 14:30~15:00、カンファレンスルームⅢ
※講演は全て英語で行われます。

【展示】
システムレベル マルチボード設計環境 CR-8000 Design Force によるコ・デザインなどの紹介

※講演、および展示については、こちらのページでご確認ください。

費用 会員/非会員など、条件により異なります。こちらでご確認ください。
主催 IEEE CPMT Society
公式サイト http://www.ieee-csj.org/