第20回 組込みシステム開発技術展(ESEC)

2017/04/26 配信

dl17_esec_logo_ja.jpg

図研は、来る5月10日(水)から12日(金)まで東京ビッグサイトにて開催される「第20回 組込みシステム開発技術展(ESEC)」において、インテルブース内に出展します。

図研ではこれまで、回路モジュール無償ダウンロードサイト “Module Station” でのインテル社製品のリファレンス回路提供(*1.)や、同社の回路図レビューサービスへの対応(*2.)など、インテル社との協調活動を進めてまいりました。
インテル ビジネスポータルでは、弊社CADフォーマットに対応したリファレンス・ボードデータの提供機種を随時、更新しています(*3.)。現在では、インテル® Atom™プロセッサー E3800 製品ファミリー、C2000、D2000など12種類のリファレンス・ボードデータが公開されており、加えて17種類が公開準備中です。

こうしたインテル社との協調活動などをご紹介しますので、是非インテルブースにお越しください。

*1.
*2.
*3.
展示会名 第20回 組込みシステム開発技術展(ESEC)
日時 2017年5月10日(水)~12日(金) 10:00~18:00(最終日のみ~17:00)
会場 東京ビッグサイト 西1ホール
小間情報 インテルブース(9小間、ブースNo.西9-1)内
内容

システムレベル マルチボード設計環境 "CR-8000 Design Force"
 ⇒インテル製チップのリファレンスレイアウトの流用設計 など

システムレベル 回路設計環境 "CR-8000 Design Gateway"
 ⇒インテル社回路図レビューサービスへの対応
 ⇒標準回路ブロックを用いた流用設計支援 など

入場料 事前登録、または会期中の招待券および名刺2枚の提示により無料
主催 リード エグジビション ジャパン株式会社
公式サイト http://www.esec.jp/