第17回 組込みシステム開発技術展(ESEC)

2014/04/06 配信

ESEC2014_img.jpg

図研は、来る5月14日(水)から5月16日(金)まで東京ビッグサイトにて開催される「第17回 組込みシステム開発技術展(ESEC)」において、インテルブース内に出展いたします。

今年1月末より、”ModuleStation”(*1.) にて、インテル社製品のリファレンス回路提供も開始しました。既に提供している “ISCF export for Intel Schematic Review”(*2.) に引き続き、好評をいただいています。

本展では、インテル(R)アーキテクチャーに基づく組込み機器設計の効率を大幅に向上させるシステムとして、回路モジュールダウンロードサイト “ModuleStation”、回路設計システム “CR-8000 Design Gateway”、基板設計システム “CR-8000 Design Force”などをご紹介します。

(注)
*1. “ModuleStation”
図研が運営する回路モジュール無償ダウンロードサイトです。関連ニュースは以下を参照下さい。
https://www.zuken.co.jp/info/detail/mst_intel_reference.php

*2.”ISCF export for Intel Schematic Review”
図研の回路CADから、インテル社による回路レビューサービスに必要な電子データフォーマットを直接出力できるモジュールです。関連ニュースは以下を参照下さい。
https://www.zuken.co.jp/info/detail/intel_iscf.php

展示会名 第17回 組込みシステム開発技術展(ESEC)
日時 2014年5月14日(水)~16日(金)
会場 東京ビッグサイト 西2ホール
小間情報 インテルブース(14小間=従来規格28小間、ブースNo.西9-1)内
内容
・インテル製チップのリファレンス回路提供サービス : ModuleStation
・インテル製回路図レビューサービスをフル活用できるCR-8000連携
・インテル製チップ設計要求に沿った高速信号ボード設計環境 : DesignForce 2014 など
・インテル製チップ搭載4Kタブレットを活用したボードレビュー環境の紹介
出展部門 EDA事業部
入場料 事前登録により無料
主催 リード エグジビション ジャパン株式会社
公式サイト http://www.esec.jp/